半導体用語集

原子層成膜 （ALD）

成膜層 (ALD)は、気相成膜逐次的な自己制限的な表面反応に基づく技術です。これにより、サブナノメートル厚の制御と、極端なアスペクト比を持つ構造物にも高いコンフォーマルコーティングが可能になります。ALD は、高アスペクト比構造物へのコンフォーマル性が求められる用途に特に有利です。プロセス制御は、前駆体供給量、パージ効率、温度範囲 (ALD ウィンドウ)、および寄生的な CVD 反応を回避するための表面化学に重点を置いています。

後工程

半導体製造プロセスの最終段階。前工程に続く。後工程完全に処理されたウェハーはチップに分離され、パッケージに組み立てられ、テストされます。

クリーンルームスーツ

クリーンルームで作業する人が着用する防護服は、クリーンルームの清浄な環境を維持する上で重要な役割を果たします。まるで巨大なウサギのように見えるこれらの防護服は、クリーンルームへの汚染物質の侵入を防ぐように設計されています。たとえ微細な粒子や微生物であっても、繊細な工程や製品に大きな影響を与える可能性があるからです。

したがって、防護服は着用者自身を守るのではなく、着用者の周囲の環境を守るものなのです。

コンデンサ

電気電荷を蓄積できる受動的な電気部品。対応する物理的特性は静電容量と呼ばれ、印加電圧に対してどれだけの電気電荷を蓄積できるかを示す。コンデンサは、電気回路のインピーダンスを調整するために使用できるリアクタンス成分を提供し、電源と負荷間の電力伝送を最大化する。

真空キャパシタ は、RFインピーダンスマッチングネットワークの最も重要なコンポーネントの 1 つです。定義済みの 1 つの値または変数に固定できます。静電容量範囲。

CE! ( Copy exact ）

原材料、半製品、または完成品の形状、適合性、または機能に影響を与える可能性のあるすべての製造工程は、顧客への明示的な通知と承認なしには変更されないことを義務付ける方針。これは半導体業界全体の標準であり、顧客が常に一貫した製品性能を受け取れることを保証するものである。

クリーンルーム

空気の質、温度、湿度、その他の環境要因が厳密に管理され、汚染のリスクを最小限に抑えた、高度に制御された無菌施設。クリーンルームは、マイクロプロセッサ、メモリチップ、電子部品の製造において一般的に使用されており、最新技術の信頼性と性能を確保する上で重要な役割を果たしています。

導体

電流が容易に流れる物質または材料。一般的に、銅、アルミニウム、銀、金などの金属は優れた電気伝導体である。これらは電子機器の製造に不可欠な構成要素であり、その性能と信頼性において重要な役割を果たす。

成膜

材料の表面に薄い層を塗布するプロセス。これらの材料はウェハー導電性（金属）または誘電体（絶縁体）のいずれかであり、特定の電気的目的に使用されます。成膜 技術は様々で、一般的な方法としてはプラズマ強化化学蒸気法などがある。成膜 （PECVD）、化学気相成膜 （CVD）、スパッタリング、原子層蒸着成膜 （ALD）；ALDは原子スケールで動作する。

深反応性イオンエッチング（DRIE）

深反応性イオンエッチング（DRIE）は、シリコンにおける高アスペクト比構造の作製に最適化された異方性プラズマエッチング技術です。最小限の横方向エッチングで深いトレンチやビアを実現できるため、 MEMS 、 TSV形成、および高度ウェハーーレベルの集積化における重要なプロセスとなっています。

ドライエッチング

ドライエッチングエッチング相プロセス（通常はプラズマ）を用いて、薄膜や基板を制御された異方性で加工する材料除去技術の一種を指します。高解像度と精密なプロファイル制御を実現できるため、現代のマイクロ・ナノ加工において主流の手法となっています。 では、反応性ガスを真空チャンバーに導入し、エネルギー源（一般的にはRF電力）で活性化してプラズマを生成します。生成されたイオンと中性ラジカルは、化学反応と物理的なイオン衝撃の組み合わせによって表面と相互作用します。ドライエッチング相乗効果により、高いパターン忠実度を持つ指向形エッチングが可能になります。

エッチング

ウェハーの表面から不要な材料を選択的に除去して、所望の形状やパターンを作成するプロセスは、エッチングとして知られています。エッチング 導電性（金属）材料の除去を伴うが、誘電体エッチング 誘電体（絶縁体）を除去する必要がある。誘電体間の強い原子結合を切断するには、より高いエネルギー、つまりより高いRF電力が必要となる。

一般的な方法の一つはプラズマエッチング選択性の低さ、表面粗さ、アスペクト比 依存、特に高レベルのものを作成するアスペクト比 （HAR）スルーシリコンビア（TSV）などの機能。原子層エッチング (ALE)は原子レベルで動作する最先端技術であり、FinFETトランジスタにおけるゲートオールアラウンド（GAA）などの複雑な3D構造を作製するために利用されています。

フラットパネルディスプレイ (FPD)

小型で薄い電子ディスプレイ技術を用いて画面上に画像を表示する装置。FPDは一般的にモニター、テレビ、スマートフォン、タブレットなどに使用されている。

前工程

半導体製造プロセスの2つの主要段階のうちの最初の段階であり、もう1つは後工程です。

の前工程 フェーズには、以下を含むいくつかのプロセスステップが含まれます。ウェハー 準備、酸化、成膜リソグラフィー、エッチング、ドーピング、イオン注入、アニーリング、研磨。集積回路（IC）の製造中、各工程は複数回繰り返される場合があります。これらの詳細な前工程 高品質な半導体デバイスを製造するには、製造工程が不可欠である。

ジェネレータ

半導体製造装置に信頼性が高く安定した電力供給源を提供します。半導体製造装置は、正常に動作し、高品質の半導体製品を生産するために、一定かつ正確な電力供給を必要とします。

RFジェネレータ 通常は以下と組み合わせて使用​​されますインピーダンスマッチングネットワーク およびフィルター。 RFジェネレータ 用途によって、数ミリワットから数キロワットまで幅広く変化する。

インピーダンスマッチングネットワーク

ソースのインピーダンスを透過型 ラインまたは負荷。その目的は、電源と負荷間の電力伝送を最大化しつつ、反射型 電力を供給源に戻す。

整合回路は、RF回路やマイクロ波回路で一般的に使用されます。これらの回路では、信号周波数やターゲットの状態に応じて、ソースと負荷のインピーダンスが大きく変化する可能性があります。プラズマチャンバー. の設計インピーダンスマッチングネットワーク 周波数範囲、電力レベル、定格電圧、定格電流、電源および負荷のインピーダンスなど、回路の具体的な要件によって異なります。

インピーダンス整合を可能にするリアクタンス要素は、多くの場合1つまたは複数である。可変コンデンサ また、多くの用途で高電力が必要となるため、真空キャパシタ 信頼性の高い反応性元素として好まれていますインピーダンスマッチングネットワーク 現代の半導体製造プロセスで使用されている。

集積回路（マイクロチップも参照）

シリコンなどの半導体材料でできた小型の電子機器。集積回路には、トランジスタ、ダイオード、抵抗器、コンデンサなどの多数の機能的な電子部品が含まれています。これらの部品は、通常はより大きな基板上の小さなチップである単一の半導体材料上で相互に接続されています。ウェハー。

MEMS

マイクロ電気機械システム（MEMS）デバイスは、半導体チップ上に電子回路と統合された、小型の機械要素および電気機械要素です。MEMSの物理的な寸法は、数ミリメートルから1マイクロメートル未満まで幅広く、人間の髪の毛の幅よりもはるかに小さいです。

マイクロチップ（集積回路も参照）

シリコンなどの半導体材料でできた小型の電子機器。集積回路には、トランジスタ、ダイオード、抵抗器、コンデンサなどの多数の機能的な電子部品が含まれています。これらの部品は、通常はより大きな基板上の小さなチップである単一の半導体材料上で相互に接続されています。ウェハー。

ムーアの法則

集積回路（マイクロチップ）中のトランジスタ数は2年ごとに倍増し、その結果、演算能力が飛躍的に向上し、トランジスタあたりのコストが低下するという法則。この法則は、1965年にゴードン・ムーアが行った観察に基づいている。

NAND / 3D NAND

スマートフォン、ソリッドステートドライブ（SSD）、USBドライブなどの電子機器に使用される不揮発性フラッシュメモリ技術。電源が切れてもデータを保持するため、「不揮発性」と呼ばれています。 3D NAND これは、NANDメモリセルを垂直方向に積み重ねることで記憶密度を高めるメモリアーキテクチャである。

NAND / 3D NAND

1メートルの10億分の1に相当する測定単位。半導体業界では、トランジスタの（重要な）寸法を測定する際によく用いられる。 

OEM

オリジナル機器メーカーとは、他社が最終製品に使用する部品や製品を製造する会社のことです。 OEM 製品が設計仕様に従って信頼性、安全性、動作性を確保し、政府および業界標準に準拠することを保証する。半導体業界では、 OEM 通常は機器メーカーである。

太陽光発電 (PV)

（太陽光発電）とは、半導体材料を用いて光を直接電気エネルギーに変換する技術と、その根底にある物理プロセスを指します。太陽光発電中核となるのは 半導体（最も一般的なのはシリコン）のp-n接合です。十分なエネルギーを持つ光子が吸収されると、電子-正孔対が生成されます。接合部の内部電界がこれらの電荷キャリアを分離し、電子と正孔を反対の接点へと移動させ、回路が閉じられると電力が生成されます。

物理蒸気成膜 (PVD)

物理成膜(PVD)は、真空ベースの成膜技術であり、固体原料から基板へ、蒸発とそれに続く凝縮によって材料を物理的に転写します。半導体やMEMSの製造において、高純度かつ厚さを制御した金属や誘電体層の成膜に広く用いられています。PVDでは、原料は熱蒸着（抵抗加熱または電子ビーム加熱）またはスパッタリングによって蒸発されます。スパッタリングでは、通常アルゴンなどの不活性プラズマから放出される高エネルギーイオンがターゲットから原子を放出します。これらの原子は真空環境を通過し、基板上に凝縮して薄膜を形成します。

プラズマ

プラズマは物質の第4の状態であり、他の状態は固体、液体、気体です。プラズマはイオン、電子、ラジカルから構成されています。太陽は最大の自然プラズマ源ですが、半導体製造においてはプラズマは内部で生成されます。プラズマチャンバー 窒素、アルゴン、塩素など、幅広い種類のガスを使用する。これらのガスは、高直流電圧、マイクロ波、高周波（RF）など、さまざまなエネルギー源によってプラズマ状態に励起される。

プラズマチャンバー

プラズマは特殊な装置内で生成される。プラズマチャンバーこれらは、成膜プロセス向けに特化して設計されています。これらのチャンバーは、プロセスに対して不活性な材料で構成されており、主に耐腐食性のステンレス鋼またはセラミックでできています。

プラズマ生成にはいくつかの構成要素が不可欠です。RF発生器はRF電力を供給してガスをイオン化します。チャンバー内のプラズマを正確に制御することはウェハー各チップの性能を最適化するために非常に重要です。

プラズマ強化化学蒸気成膜 (PECVD)

プラズマ強化化学気相成膜(PECVD)は成膜技術であり、比較的低い基板温度でプラズマを利用して前駆体ガスの化学反応を活性化させます。半導体やMEMS製造において、誘電体層やパッシベーション層の成膜に広く用いられています。

PECVDでは、反応性ガス（例えば、シラン、アンモニア、酸素）を真空チャンバーに導入し、そこで高周波電界によってプラズマを生成します。プラズマはガス分子を反応性種（ラジカルやイオン）に分解し、基板表面に膜を形成します。この際の温度は通常100℃～400℃程度で、熱CVDよりもかなり低い温度です。

プラズマエッチング

プラズマエッチングはプラズマ中で生成された反応性種を用いてドライエッチング基板から高精度に材料を除去する技術です。半導体およびMEMS製造におけるコアプロセスであり、リソグラフィマスクから下層への制御されたパターン転写を可能にします。プラズマエッチングでは、RF電力を用いて低圧条件下でプロセスガスをイオン化し、イオン、ラジカル、電子の混合物を生成します。材料の除去は、化学反応（中性ラジカルによる）と物理的スパッタリング（イオン衝撃による）の組み合わせによって起こり、これらのメカニズムのバランスが 特性を決定エッチングます。

高周波乾燥

高周波乾燥 （高周波乾燥）は、電磁場（通常はMHz帯）を用いて材料を体積加熱し、水分を除去する誘電乾燥技術です。このプロセスは、繊維、木材加工、食品などの産業で広く用いられています。このプロセスは誘電加熱を利用しており、極性分子（主に水）が交流電場に沿って整列しようとするため、内部でエネルギーが散逸し、材料全体に均一な加熱が生じます。これは、表面からの熱伝達が主体となる従来の熱乾燥とは対照的です。

半導体

純粋な導体や絶縁体とは異なり、導電状態と絶縁状態の間を遷移する独自の能力を持つ物質。代表的な半導体としては、シリコン、ゲルマニウム、ガリウムヒ素（化合物半導体）などが挙げられる。
半導体は、導体と絶縁体の間で状態を変化させることができ、オン／オフのスイッチングを可能にする。

半導体にドーピングを施す、つまり、ドーピングされていない半導体よりも電子が過剰な不純物原子（n型ドーピング）または電子が不足している不純物原子（p型ドーピング）を意図的に添加することで、ドーピングされた半導体内部の電荷キャリア移動度が変化するため、半導体を導電状態にすることができる。

シリコン

シリコンは原子番号14（つまり電子数14）の化学元素（Si）です。その重要性は希少性ではなく、むしろ豊富さにあります。地殻におけるシリコンの含有量は酸素に次いで2番目に多いのです。シリコンの半導体としての特性は、他の元素とは一線を画しています。純粋な導電性物質や絶縁性物質とは異なり、半導体は導電状態と絶縁状態の間を自在に遷移できるという独自の能力を持っています。この特性はトランジスタの開発において極めて重要であり、0と1の表現を可能にする二進法の基本原理となっています。

太陽ウェハー

太陽ウェハー、光起電力（PV）用途向けに特別に設計されたシリコンベースの半導体基板であり、光を電気エネルギーに変換する太陽電池の基礎を形成します。これらは通常、単結晶（Cz成長）または多結晶シリコンインゴットから製造され、その後、ウェハーソーイングによって 厚さは一般的に120～180 µmの範囲です。単結晶 は優れた電子特性（高い少数キャリア寿命、低い欠陥密度）を提供し、一方ウェハー多結晶 はコスト面ウェハー優位性があります。

テクノロジーノード

集積回路（IC）またはチップを製造するための特定の製造プロセスとその設計規則を指します。ノードが異なると、回路の世代やアーキテクチャも異なり、通常はナノメートル（nm）で表されます。

薄膜

薄膜とは、厚さが数ナノメートルから数マイクロメートルまでの材料層で、基板（通常は半導体ウェハー上に堆積され、特定の電気的、光学的、機械的、または化学的特性を付与します。ー—マイクロファブリケーションでは、薄膜は厚さ、組成、応力、均一性を厳密に制御して設計されます。その特性は、条件、微細構造、および界面品質によって大きく影響を受けます。成膜は、大きく物理成膜成膜PVD) （スパッタリングや蒸着など）と化学成膜(CVD)（LPCVDやPECVDなど）に分類されます。原子層成膜（ALD）のようなより高度な方法は、オングストロームレベルの厚さ制御と高アスペクト比構造への適合性が求められる場合に使用されます。

薄膜成膜

半導体などの基板上に、様々な材料を用いて薄い層を堆積させることウェハー成膜 プラズマ強化化学蒸気法を含む方法成膜 （PECVD）、化学気相成膜 （CVD）および原子層成膜 （ALD）。これらの方法により、数ナノメートルから数ミクロンまでの材料厚さを実現できます。

シリコン貫通電極 (TSV)

Aシリコン貫通電極 （TSV）はウェハーを貫通する垂直電気接続です。従来のチップのように表面に沿ってのみ信号をルーティングするのではなく、TSVは異なる層を垂直に接続します。

可変容量

可変容量とは、システムまたはデバイスが、外部条件や設計パラメータに応じて容量が変化する能力を指します。これは、容量が固定ではなく調整可能な電子部品とマイクロシステムの両方において重要な概念です。最も単純な形では、容量は形状と材料特性、具体的には電極面積、電極間距離、誘電率に依存します。したがって、可変容量は、これらのパラメータの1つ以上を機械的または電気的に変更することによって実現されます。

一般的な実装には機械式がある可変コンデンサ （例えば、プレートの重なりやギャップを変更する）、バラクタダイオード（空乏層の幅によって印加電圧に応じて静電容量が変化する）、およびMEMSコンデンサ（マイクロスケール構造により静電駆動による動的な調整が可能になる）などがある。

ウェハー

半導体材料の薄い円形スライスで、通常はシリコン製であり、集積回路（IC）やその他のマイクロエレクトロニクスデバイスの製造基板として使用される。ウェハー 厚さは約0.7mmから0.9mmで、直径によって定義されます。最も一般的なウェハー 直径は300mmです。

収率

製造されたウェハーの総数に対する、良品（つまり、完全に機能する）チップの割合。これは、製造プロセスの効率と有効性を示す指標です。