术语表 半导体

原子层沉积沉积 （ALD）

原子层沉积法（ALD）沉积 沉积 是一种基于顺序、自限性表面反应的气相 薄膜沉积技术。该技术能够实现亚纳米级厚度控制，并可在具有极端长宽比的结构上形成高度顺从性涂层。对于需要在高长宽比特征上实现顺从性的应用，ALD具有特别显著的优势。工艺控制主要关注前驱体计量、吹扫效率、温度窗口（ALD窗口）以及表面化学性质，以避免寄生性CVD反应。

后道

半导体制造工艺的最后阶段；紧随 前道 工艺之后。在后道 中，经过完整加工的 晶圆 被分割成芯片，组装成封装，并进行测试。

无尘服

无尘室工作人员穿戴的防护服在维持无尘室的洁净状态方面发挥着至关重要的作用。这些让人看起来像身穿超大号兔子装的防护服，旨在防止污染物进入无尘室——即使是微小的颗粒或微生物，也会对敏感的工艺和产品产生重大影响。

因此，防护服并不是为了保护穿着者，而是为了保护其周围环境！

电容器

一种能够储存电荷的无源电子元件。其相应的物理量称为电容，它表示在给定的施加电压下能够储存多少电荷。电容器提供了一个无功元件，可用于调节电路的阻抗，从而使电源与负载之间的功率传输达到最大。

真空电容 是射频系统中最重要的组件之一 阻抗匹配网络中最为关键的元件之一。它们可以固定为一个数值，也可以在定义的电容范围 内变化。

CE！（精确复制 ）

一项政策，要求所有可能影响原材料、半成品或成品的形状、适配性或功能的制造工艺步骤，在未明确通知客户并获得其批准的情况下，必须保持固定且不变。这是半导体行业的通用标准，旨在确保客户始终获得一致的产品性能。

洁净室

一种高度受控且无菌的设施，其中空气质量、温度、湿度及其他环境因素均受到严格调控，以最大限度地降低污染风险。洁净室通常用于微处理器、存储芯片和电子元件的生产，在确保现代技术的可靠性和性能方面发挥着至关重要的作用。

指挥家

一种能使电流轻松通过的材料或物质。通常，铜、铝、银和金等金属都是良好的电导体。它们是电子设备生产中不可或缺的组成部分，对其性能和可靠性起着至关重要的作用。

沉积

将一层薄材料涂覆到 晶圆。这些材料可以是导电的（金属）或介电的（绝缘），以满足特定的电气需求。沉积 技术多种多样，常见的方法包括等离子体增强化学气相沉积沉积 (PECVD)、化学气相沉积沉积 (CVD)、溅射以及原子层沉积沉积 (ALD)；其中，ALD 是在原子尺度上进行的。

深反应离子刻蚀（DRIE）

深反应离子刻蚀（Deep Reactive IonEtching）是一种各向异性等离子体刻蚀技术，专为硅材料中高长宽比结构的制造而优化。该技术能够以极小的横向刻蚀量实现深沟槽和过孔的制备，因此成为微机电系统（MEMS）、垂直贯通孔（TSV）制备以及先进 晶圆 级集成中的关键工艺。

干法刻蚀

干法刻蚀 指一类利用气相过程（通常为等离子体）以可控且各向异性的方式对薄膜和基底进行刻蚀 的材料去除技术。由于其能够实现高分辨率和精确的轮廓控制，该技术已成为现代微纳制造领域的主流方法。 在干法刻蚀 中，反应性气体被引入真空室，并通过能量源（通常为射频功率）激活以形成等离子体。由此产生的粒子——离子和中性自由基——通过化学反应与物理离子轰击的综合作用与表面发生相互作用。这种协同作用使得能够进行定向 （各向异性）蚀刻，并具有高图案保真度。

刻蚀

从物体表面有选择地去除不需要的材料， 晶圆 表面上，以形成所需的特征或图案，这一过程被称为蚀刻。导电蚀刻刻蚀 涉及去除导电（金属）材料，而介电蚀刻刻蚀 则涉及去除介电（绝缘）材料。为了打破介电材料之间强大的原子键，需要更高的能量，因此也需要更高的射频功率。

在常见的方法中，等离子体刻蚀（Plasma 刻蚀 ）能够解决行业面临的挑战，例如选择性差、表面粗糙度以及对深宽比 的依赖，特别是在制造高深宽比 （HAR）特征（如硅通孔（TSVs））时。原子层刻蚀（刻蚀 ，ALE）在原子尺度上进行，是一种用于制造复杂3D特征（如FinFET晶体管中的全环栅（GAA））的前沿技术。

平板显示 (FPD)

一种利用小型、薄型的电子显示技术在屏幕上生成图像的设备。FPD通常用于显示器、电视、智能手机和平板电脑。

前道

这是半导体制造工艺两个主要阶段中的第一个，另一个是 后道。

前道 阶段包括多个工艺步骤，其中包括晶圆 制备、氧化、 沉积、光刻、刻蚀、掺杂、离子注入、退火和抛光。在集成电路（IC）制造过程中，每个工艺步骤都可能被重复多次。这些详细的前道 工艺步骤对于制造高质量的半导体器件至关重要。

发电机

为半导体制造设备提供可靠且稳定的电源，这些设备需要恒定且精确的电力供应才能正常运行并生产出高质量的半导体产品。

射频电源 通常与阻抗匹配网络 和滤波器配合使用。射频电源 的输出功率范围从几毫瓦到几千瓦不等，具体取决于应用场景。

阻抗匹配网络

一种用于将电源的阻抗与透射式 线路或负载的阻抗进行匹配的电路。其目的是在最大限度地提高电源与负载之间的功率传输的同时，将功率向电源方向的反射式 降至最低。

匹配网络在射频和微波电路中广泛应用，在这些电路中，源和负载的阻抗会根据信号频率和/或目标条件（等离子体腔室 ）而发生显著变化。阻抗匹配网络 的设计取决于电路的具体要求，例如频率范围、功率等级、额定电压、额定电流以及源和负载的阻抗。

用于实现阻抗匹配的电抗元件通常是一个或多个可变电容 ；由于许多应用中涉及较高的电功率，可变真空电容 已成为现代半导体制造工艺中用于实现可靠阻抗匹配网络 的首选电抗元件。

集成电路（另见“微芯片”）

一种由半导体材料（如硅）制成的小型电子器件。集成电路包含众多功能性电子元件，如晶体管、二极管、电阻器和电容器。这些元件在单块半导体材料上相互连接，该材料通常是一个置于较大基板上的小芯片 晶圆上的一枚小型芯片。

MEMS

微机电系统（MEMS）器件是微型化的机械和机电元件，与电子元件集成在半导体芯片上。MEMS的物理尺寸范围从几毫米到不到一微米不等，这比人类头发的宽度小许多倍。

微芯片（另见“集成电路”）

一种由半导体材料（如硅）制成的小型电子器件。集成电路包含众多功能性电子元件，如晶体管、二极管、电阻器和电容器。这些元件在单块半导体材料上相互连接，该材料通常是一个置于较大基板上的小芯片 晶圆上的一枚小型芯片。

摩尔定律

该定律指出，集成电路（微芯片）中的晶体管数量每两年翻一番，从而导致计算能力呈指数级增长，而每颗晶体管的成本则呈指数级下降。该定律基于戈登·摩尔于1965年提出的一项观察结论。

NAND /3D NAND

一种用于智能手机、固态硬盘（SSD）和USB闪存盘等电子设备的非易失性闪存技术。之所以称为“非易失性”，是因为即使断电后，它也能保留数据。多层单元（3D NAND ）是一种将NAND存储单元垂直堆叠以提高存储密度的存储架构。

NAND /3D NAND

一种测量单位，相当于一米的十亿分之一。该单位通常用于半导体行业，用于测量晶体管的（关键）尺寸。 

OEM

原始设备制造商（OEM ）是指为其他公司生产零部件或产品，供其用于最终产品的企业。原始设备制造商（ ）确保其产品能够可靠、安全地运行，符合设计规范，并遵守政府和行业标准。在半导体行业中，原始设备制造商（OEM ）通常是指设备制造商。

光伏 (PV)

光伏 (光伏) 指利用半导体材料将光能直接转换为电能的技术及其背后的物理过程。光伏 的核心是半导体（最常见的是硅）中的p–n结。当吸收了足够能量的光子时，它们会产生电子-空穴对。结处的内建电场将这些载流子分离，驱动电子和空穴向相反的电极移动，并在电路闭合时产生电能。

物理气相沉积 （PVD）

物理气相沉积（PVD）沉积 沉积 是一种 基于真空的薄膜沉积技术，其原理是通过材料的汽化及随后的冷凝，将物质从固体源物理转移到基板表面。该技术广泛应用于半导体和微机电系统（MEMS）制造领域，用于沉积高纯度且厚度可控的金属层及部分介电层。 在PVD过程中，源材料可通过热蒸发（电阻加热或电子束加热）或溅射方式实现气化；在溅射过程中，高能离子（通常来自氩气等惰性等离子体）将原子从靶材中击出。这些原子在真空环境中运动，并在基板上凝结，从而形成薄膜。

等离子体

等离子体是物质的第四种状态；其余三种状态分别为固体、液体和气体。等离子体由离子、电子和自由基组成。虽然太阳是最大的天然等离子体来源，但在半导体制造过程中，等离子体是在等离子体腔室 中利用多种气体（包括氮气、氩气和氯气）产生的。这些气体通过各种能量源（包括高直流电压、微波和射频（RF））被激发至等离子体状态。

等离子体腔室

等离子体是在专用的等离子体腔室 中产生的，这些设备专为 沉积 或刻蚀工艺而设计。这些腔室采用对所进行工艺惰性的材料制造，主要由耐腐蚀的不锈钢或陶瓷制成。

等离子体生成离不开几个关键组件。射频发生器提供射频功率以使气体电离。对腔室内等离子体进行精确控制，对于优化每个芯片在各个 晶圆。

等离子体增强化学气相沉积 （PECVD）

等离子体增强化学气相沉积 （PECVD） 是一种薄膜沉积技术，利用等离子体在相对较低的基板温度下激活前驱体气体的化学反应。该技术广泛应用于半导体和 MEMS制造中的介电层及钝化层的 沉积 。

在PECVD过程中，反应性气体（例如硅烷、氨气、氧气）被引入真空室，其中射频（RF）电场会产生等离子体。等离子体将气体分子解离成活性物种（自由基和离子），从而使薄膜在基板表面形成，其温度通常在~100 °C至400 °C之间——这比热CVD工艺的温度低得多。

等离子体刻蚀

等离子体刻蚀 是一种 干法刻蚀一种利用等离子体中产生的活性物种，以高精度从基板上去除材料的技术。它是半导体和MEMS制造中的核心工艺，能够将光刻掩模上的图案可控地转移到底层。在等离子体刻蚀过程中，工艺气体在低压条件下通过射频（RF）功率被电离，形成由离子、自由基和电子组成的混合物。 材料的去除是通过化学反应（由中性自由基介导）和物理溅射（由离子轰击引起）共同作用实现的，这两种机制之间的平衡决定了刻蚀 的特性。

射频干燥

射频干燥 （射频干燥）是一种介电干燥技术，利用电磁场（通常在兆赫兹范围内）对材料进行体积加热并去除其中的水分。该工艺在纺织、木材加工和食品等行业较为常见。 该工艺基于介电加热原理：极性分子（主要是水）会试图与交变电场对齐，从而导致内部能量耗散，并使材料整体均匀受热。这与传统热干燥形成鲜明对比，后者主要依靠表面传热。

半导体

一种具有在导电态与绝缘态之间转换的独特能力的材料，这与纯导体或纯绝缘体不同。典型的半导体包括硅、锗和砷化镓（一种化合物半导体）。
半导体可以在导电态和绝缘态之间改变其状态，从而实现开/关切换。

通过掺杂半导体——即有意添加少量杂质原子，使其电子数比未掺杂的半导体多（n型掺杂）或少（p型掺杂）——由于掺杂后半导体内部载流子迁移率发生变化，从而使半导体进入导电状态。

硅

一种原子序数为14（即拥有14个电子）的化学元素（Si）。其重要性并不在于稀缺，而在于丰富；在地球地壳中，硅的含量仅次于氧。 硅的半导体特性使其与众不同。与纯导电或纯绝缘材料不同，半导体具有在导电态和绝缘态之间转换的独特能力。这一特性对晶体管的开发至关重要，也是二进制代码的基础，使得“0”和“1”的表示成为可能。

太阳能晶圆

太阳能晶圆 是专为光伏（PV）应用而设计的基于硅的 半导体基板，构成了将光能转化为电能的太阳能电池的基础。它们通常由单晶（Cz法生长）或多晶硅锭制成，随后通过线锯切割成厚度通常在120–180 µm范围内的晶圆 。 单晶晶圆 具有优异的电子特性（少数载流子寿命更长、缺陷密度更低），而多晶 晶圆 则具有成本优势。

工艺节点

指用于制造 集成电路（IC）或芯片的特定制造工艺及其设计规则。不同的制程节点代表不同的电路代际和架构，通常以纳米（nm）为单位表示。

薄膜

薄膜 是指厚度范围从几纳米到几微米不等的材料层，沉积在基底上——通常是半导体基底 晶圆——以赋予其特定的电学、光学、力学或化学性能。在微加工领域，薄膜的制备需对厚度、成分、应力和均匀性进行严格控制。其性能深受沉积 条件、微观结构和界面质量的影响。 沉积 沉积 沉积 沉积 薄膜制备技术大致分为物理气相沉积（PVD）——如溅射和蒸发——以及化学气相沉积（CVD），包括低压化学气相沉积（LPCVD）和等离子体辅助化学气相沉积（PECVD）。当需要埃级厚度控制以及在高长宽比结构上的 conformality 时，会采用更先进的方法，如原子层沉积（ALD）。

薄膜沉积

将一层薄材料沉积到基板（通常为半导体）上 晶圆，并利用各种沉积 方法，包括等离子体增强化学气相沉积沉积 （PECVD）、化学气相沉积沉积 （CVD）以及原子层沉积沉积 （ALD）。这些方法所得材料的厚度范围从几纳米到几微米不等。

硅通孔 (TSV)

垂直硅通孔（硅通孔 ，简称TSV）是一种穿过硅片（晶圆 ）的垂直电气连接。与传统芯片仅沿表面传输信号不同，TSV能够将不同层垂直连接起来。

可变电容

可变电容 指系统或器件能够表现出的、随外部条件或设计参数变化而变化的电容值。这是电子元件和微系统中的一个关键概念，在这些系统中，电容值并非固定不变，而是可调的。在最简单的情况下，电容取决于几何形状和材料特性——具体而言，包括电极面积、电极间距以及介电常数。 因此，通过机械或电学手段修改其中一个或多个参数，即可实现可变电容。

常见的实现方式包括机械式可变电容 （例如，改变板片重叠度或间隙）、变容二极管（其电容随施加电压的变化而变化，这是通过耗尽区宽度实现的）以及MEMS电容器，其中微米级结构可通过静电驱动实现动态调谐。

晶圆

一种薄的圆形半导体材料切片，通常由硅制成，用作制造集成电路（IC）和其他微电子器件的基板。晶圆（晶圆 ）的厚度约为0.7毫米至0.9毫米，其尺寸由直径决定。最常见的晶圆直径为300毫米。晶圆

产量

在总芯片数量中，合格（即完全正常工作）芯片所占的百分比。 晶圆 与芯片总数相比的百分比。它是衡量制造工艺效率和效果的指标。